下图显示了从不含关联有效载荷的链路接收到完成 TLP 后，通过请求器完成接口来进行传输的过程。本章节中的时序图假定在接口上，完成 (Completion) 包不存在跨接。在 RC 接口的跨接选项 中对跨接功能进行了描述。
图 1. 请求器完成接口上不含数据的完成包的传输
完成 TLP 的整个传输过程在该接口上只需一拍。核会在数据包的持续时间段内保持 m_axis_rc_tvalid 信号处于断言有效状态。用户逻辑可以随时通过下拉 m_axis_rc_tready 来延长任一节拍。AXI4-Stream 接口可发出 m_axis_rc_tkeep 信号（每个信号对应 1 个 Dword 位置）以指示数据包中的有效描述符 Dword。即，从描述符的第一个 Dword 开始到最后一个 Dword 为止的所有 m_axis_rc_tkeep 位均连续设置为 1。m_axis_rc_tlast 信号始终处于断言有效状态，以表示此数据包将在其当前节拍内终止。
m_axi_rc_tuser 总线还包含 is_sop[0] 信号，在每个数据包的第一拍内，此信号均断言有效。用户逻辑可以选择使用此信号来限定接口上描述符的起始位置。当不使用跨接选项时，m_axi_rc_tuser 中的所有其它 sop 和 eop 指示都与完成包的传输无关。