串联 PCIe - 1.3 简体中文

UltraScale+ 器件 Integrated Block for PCI Express 产品指南 (PG213)

Document ID
PG213
Release Date
2022-11-16
Version
1.3 简体中文

串联 PCIe 与串联 PROM 相似。在第 1 阶段比特流中,仅从 PROM 加载 PCI Express 正常运行所必需的配置存储器单元。阶段 1 比特流加载完成后,PCI Express 端口即可响应枚举流量。因此,将通过 PCI Express 链路来发射阶段 2 比特流。

视频: 创建一个面向 KCU105 的 Tandem PCIe 设计中解释了如何创建以 KCU105 评估套件为目标的串联设计。

下图显示了比特流加载流程。

图 1. 串联 PCIe 比特流加载步骤

串联 PCIe 在工具流程和比特流生成方面与当前所使用的标准模型相似。运行比特流生成时,会生成 2 个比特流。其中 1 个 BIT 文件表示阶段 1 比特流,并下载到 PROM 中,而另一个 BIT 文件则表示用户应用(阶段 2),并通过使用媒体配置访问端口 (MCAP) 来配置 FPGA 的其余部分。