串联设计仿真 - 1.3 简体中文

UltraScale+ 器件 Integrated Block for PCI Express 产品指南 (PG213)

Document ID
PG213
Release Date
2022-11-16
Version
1.3 简体中文

为了在启用“Tandem Configuration”(串联配置)时对 PCIe IP 进行仿真,必须设置具体参数来定义核的行为。用户必须设置属性来禁用 MCAP stage1/stage2 设计开关。这样即使加载阶段 2 也仍可允许运行仿真,但并不会对来自 MCAP 寄存器的设计开关行为进行仿真。如果不想强制使用内部信号,那么作为替代选项,也可以在编译器内设置 +define+SIMULATION 指令。

要禁用的属性如下:

defparam board.EP.pcie4_uscale_plus_0_i.inst.MCAP_INPUT_GATE_DESIGN_SWITCH = "FALSE";

defparam board.EP.pcie4_uscale_plus_0_i.inst.MCAP_GATE_MEM_ENABLE_DESIGN_SWITCH = "FALSE";

defparam board.EP.pcie4_uscale_plus_0_i.inst.MCAP_GATE_IO_ENABLE_DESIGN_SWITCH = "FALSE";

defparam board.EP.pcie4_uscale_plus_0_i.inst.MCAP_ENABLEMENT = "NONE";

在设计示例的测试激励文件中可以找到这些属性。要访问该测试激励文件,请执行以下操作:

  • 从生成的核中打开 IP 设计示例。
  • 找到并打开顶层测试激励文件 board.v

实例名称将与生成的核相匹配。