本章节为用户提供了从 UltraScale+™ 器件 Integrated Block for PCIe 核移植到 UltraScale™ 器件 Integrated Block for PCIe 核的相关信息。
新增端口
下表列出了从 UltraScale+ 器件核移植到 UltraScale 器件核中涉及的新端口。
| 名称 | I/O | 注释 |
|---|---|---|
| pcie_rq_seq_num0[5:0] | 输出 | UltraScale 中的 pcie_rq_seq_num |
| pcie_rq_seq_num_vld0 | 输出 | UltraScale 中的 pcie_rq_seq_num_vld |
| pcie_rq_tag0[7:0] | 输出 | UltraScale 中的 pcie_rq_tag |
| pcie_rq_tag_vld0 | 输出 | UltraScale 中的 pcie_rq_tag_vld |
| pcie_rq_seq_num1[5:0] | 输出 | |
| pcie_rq_seq_num_vld1 | 输出 | |
| pcie_rq_tag1[7:0] | 输出 | |
| pcie_rq_tag_vld1 | 输出 | |
| cfg_mgmt_function_number[7:0] | 输入 | |
| cfg_mgmt_debug_access | 输入 | |
| cfg_local_error_valid | 输入 | |
| cfg_local_error_out[4:0] | 输入 | |
| cfg_rx_pm_state[1:0] | 输出 | |
| cfg_tx_pm_state[1:0] | 输出 | |
| cfg_bus_number[7:0] | 输出 | |
| cfg_dev_id_pf0[15:0] | 输入 | 用户可通过 I/O 访问 ID |
| cfg_dev_id_pf1[15:0] | 输入 | |
| cfg_dev_id_pf2[15:0] | 输入 | |
| cfg_dev_id_pf3[15:0] | 输入 | |
| cfg_vend_id[15:0] | 输入 | |
| cfg_rev_id_pf0[7:0] | 输入 | |
| cfg_rev_id_pf1[7:0] | 输入 | |
| cfg_rev_id_pf2[7:0] | 输入 | |
| cfg_rev_id_pf3[7:0] | 输入 | |
| cfg_subsys_id_pf0[15:0] | 输入 | |
| cfg_subsys_id_pf1[15:0] | 输入 | |
| cfg_subsys_id_pf2[15:0] | 输入 | |
| cfg_subsys_id_pf3[15:0] | 输入 | |
| cfg_vf_flr_func_num[7:0] | 输入 | |
| cfg_interrupt_msi_pending_status_function_num[1:0] | 输入 | |
| cfg_interrupt_msi_select[1:0] | 输入 | |
| cfg_pm_aspm_l1_entry_reject | 输入 | |
| cfg_pm_aspm_tx_l0s_entry_disable | 输入 | |
| cfg_interrupt_msix_vec_pending[1:0] | 输入 | |
| cfg_interrupt_msix_vec_pending_status | 输出 | |
| pl_redo_eq | 输入 | |
| pl_redo_eq_speed | 输入 | |
| pl_eq_mismatch | 输出 | |
| pl_redo_eq_pending | 输出 |
端口宽度更改
下表列出了 UltraScale 器件核与 UltraScale+ 器件核之间宽度发生更改的端口。
| 名称 | I/O |
|---|---|
| pcie_rq_tag_av[3:0] | 输出 |
| pcie_tfc_nph_av[3:0] | 输出 |
| pcie_tfc_npd_av[3:0] | 输出 |
| pcie_cq_np_req[1:0] | 输入 |
| pcie_cq_np_req_count[5:0] | 输出 |
| cfg_mgmt_addr[9:0] | 输入 |
| cfg_negotiated_width[2:0] | 输出 |
| cfg_current_speed[1:0] | 输出 |
| cfg_max_payload[1:0] | 输出 |
| cfg_vf_status[503:0] | 输出 |
| cfg_vf_power_state[755:0] | 输出 |
| cfg_vf_tph_requester_enable[251:0] | 输出 |
| cfg_vf_tph_st_mode[755:0] | 输出 |
| cfg_vf_flr_in_process[251:0] | 输出 |
| cfg_vf_flr_runc_num[7:0] | 输入 |
| cfg_interrupt_msix_vf_enable[251:0] | 输出 |
| cfg_interrupt_msix_vf_mask[251:0] | 输出 |
| cfg_interrupt_msi_tph_st_tag[7:0] | 输入 |
| cfg_interrupt_msi_function_number[7:0] | 输入 |
已弃用的端口
下表列出了 UltraScale+ 器件核中已弃用的与 UltraScale 器件核相关的端口。
| 名称 | I/O |
|---|---|
| cfg_mgmt_type1_cfg_reg_access | 输入 |
| cfg_local_error | 输出 |
| cfg_ltr_enable | 输出 |
| cfg_dpa_substate_change[3:0] | 输出 |
| cfg_per_func_status_control[2:0] | 输入 |
| cfg_per_func_status_data[15:0] | 输出 |
| cfg_per_function_number[3:0] | 输入 |
| cfg_per_function_output_request | 输入 |
| cfg_per_function_update_done | 输出 |
| cfg_ds_function_number[2:0] | 输入 |
| cfg_interrupt_msi_vf_enable[7:0] | 输出 |
| cfg_interrupt_msix_sent | 输出 |
| cfg_interrupt_msix_fail | 输出 |
| user_tph_stt_address[4:0] | 输入 |
| user_tph_function_num[3:0] | 输入 |
| user_tph_stt_read_data[31:0] | 输出 |
| user_tph_stt_read_data_valid | 输出 |
| user_tph_stt_read_enable | 输入 |
| pl_eq_reset_eieos_count | 输入 |
专用 PERST 布线
在 UltraScale+ 核中不使用专用复位布线。