赛灵思虚拟线缆 (XVC) 允许 Vivado® Design Suite 通过非 JTAG 接口连接到 FPGA 调试核。标准 Vivado® Design Suite 调试功能使用 JTAG 连接到物理硬件 FPGA 资源并通过 Vivado 执行调试。本章节主要聚焦如何使用 XVC 通过 PCIe® 链路而不是标准 JTAG 调试接口来执行调试。此过程称为 XVC-over-PCIe，支持 Vivado ILA 波形捕获、VIO 调试控制以及使用 PCIe 链路作为信道与其它赛灵思调试核进行交互。
当 JTAG 调试不可用时，应使用 Vivado Design Suite 调试功能通过 XVC-over-PCIe 来远程执行 FPGA 调试。此方法常用于数据中心应用，在此类应用中，FPGA 连接到 PCIe 主机系统，且不连接到任何其它硬件器件。
使用通过 XVC 进行调试的方法需要软件、驱动程序和 FPGA 硬件设计组件。由于 XVC-over-PCIe 调试涉及 FPGA 硬件设计组件，因此要执行调试，需满足以下条件：FPGA 已完成加载、其中具备 FPGA 硬件设计用于实现 XVC-over-PCIe，并且已建立到主机 PC 的 PCIe 链路。通常要完成这些操作，需先将启用 XVC-over-PCIe 的设计加载到板上的配置闪存中，然后再将卡插入数据中心位置。由于使用 XVC-over-PCIe 进行调试与 PCIe 信道有关，因此，此方法不应用于调试 PCIe 链路相关问题。
重要： XVC 仅提供到 FPGA 内部调试核的连接。它不提供器件编程或访问器件 JTAG 和配置寄存器的功能。这些操作可通过其它标准赛灵思接口或外设（如 PCIe MCAP VSEC 和 HWICAP IP）来执行。