功能综述 - 1.3 简体中文

UltraScale+ 器件 Integrated Block for PCI Express 产品指南 (PG213)

Document ID
PG213
Release Date
2022-11-16
Version
1.3 简体中文

下图演示了该核的用户接口。

图 1. 集成块用户接口模块框图

用户接口分为 4 个独立接口,数据通过这些接口在 PCIe 链路与用户应用之间进行传输:

  • PCIe Completer Request (CQ)(完成器请求)接口,源自链路的请求通过该接口交付到用户应用。
  • PCIe Completer Completion (CC)(完成器完成)接口,用户应用通过该接口将响应发送回完成器请求接口。用户应用可将所有非转发传输事务作为独立拆分的传输事务来进行处理。即,它可持续接受完成器请求接口上的新请求,同时针对请求发送完成 (completion) 包。
  • PCIe Requester Request (RQ)(请求器请求)接口,用户应用可通过该接口生成请求并发送到链路随附的远程 PCIe 器件。
  • PCIe Requester Completion (RC)(请求器完成)接口,用户应用可通过该接口接收来自链路的完成包(以作为 PCIe 请求器来响应用户应用请求)。

这 4 个接口全都基于 AMBA® AXI4-Stream 协议规范。根据所选的通道数量和数据速率,这些接口的宽度可配置为 64、128、256 或 512 位,可选用户时钟频率包括 62.5 MHz、125 MHz 或 250 MHz。仅限 Gen3 x16 接口才可包含 512 位(64 字节)数据并以 250 MHz 的时钟频率运行,前提是每个方向上的峰值传输速率为 16 GB/s,此速率足以支持 Gen3 x16 PCI Express® 链路。

下表列出了对应集成块所支持的不同链路宽度和链路速度有效的接口宽度与用户时钟频率组合。无论在任何情况下,全部 4 个 AXI4-Stream 接口均配置为相同宽度。

此外,集成块包含以下接口,状态信息可通过这些接口传递到用户应用的 PCIe 主接口侧:
  • 连接到请求器请求 (RQ) 接口的流量控制状态接口,用于提供当前可用发射信用值的信息。它支持用户应用基于可用信用值来调度请求,避免由于其链路伙伴缺少信用值而导致控制器内部流水线发生阻塞。
  • 连接到请求器请求 (RQ) 接口的标签可用性状态接口,用于提供有关可供分配给非转发请求的标签数量信息。当 PCIe IP 中的标签管理单元已将所有可用标签都用于传出的非转发请求时,它支持客户调度请求并避免发生阻塞。
  • 连接到完成器请求 (CQ) 接口的接收报文接口,用于交付从链路接收到的报文 TLP。当从链路接收到报文(而不是将整条报文通过 AXI4 接口传输到用户应用)时,它可选择是否向用户逻辑提供指示信息。