受支持的时钟频率和接口宽度 - 1.3 简体中文

UltraScale+ 器件 Integrated Block for PCI Express 产品指南 (PG213)

Document ID: PG213
Release Date: 2022-11-16
Version: 1.3 简体中文

表 1. 针对各种配置支持的时钟频率和接口宽度
PCIe 链路速度	PCIe 链路宽度	PIPE 接口数据宽度（位）	AXI4 串流接口数据宽度（位）	pipe_clk 频率 (MHz)	core_clk 频率 (MHz)	user_clk2 频率 (MHz) (axi4st)	user_clk 频率 (MHz)（cfg，axi4st）	mcap_clk 频率 (MHz)	GT TxOutClk (MHz)
Gen1	X1	16	64	125	250	62.5	62.5	62.5/125	250
		16	64	125	250	125	125	125	250
		16	64	125	250	250	250	125	250
	X2	16	64	125	250	62.5	62.5	62.5/125	250
		16	64	125	250	125	125	125	250
		16	64	125	250	250	250	125	250
	X4	16	64	125	250	125	125	125	250
	X4	16	64	125	250	250	250	125	250
	X8	16	64	125	250	250	250	125	250
	X8	16	128	125	250	125	125	125	250
	X16	16	128	125	250	250	250	125	250
Gen2	X1	16	64	125/250	250	62.5	62.5	62.5/125	250
		16	64	125/250	250	125	125	125	250
		16	64	125/250	250	250	250	125	250
	X2	16	64	125/250	250	125	125	125	250
	X2	16	64	125/250	250	250	250	125	250
	X4	16	64	125/250	250	250	250	125	250
	X4	16	128	125/250	250	125	125	125	250
	X8	16	128	125/250	250	250	250	125	250
	X8	16	256	125/250	250	125	125	125	250
	X16	16	256	125/250	250	250	250	125	250
Gen3	X1	16/32	64	125/250	250	125	125	125	250
	X1	16/32	64	125/250	250	250	250	125	250
	X2	16/32	64	125/250	250	250	250	125	250
	X2	16/32	128	125/250	250	125	125	125	250
	X4	16/32	128	125/250	250	250	250	125	250
	X4	16/32	256	125/250	250	125	125	125	250
	X8	16/32	256	125/250	250/500²	250	250	125	500
	X16	16/32	512	125/250	500	500	250	125	500
Gen4	X1	16/32/64	64	125/250	250	250	250	125	500
	X1	16/32/64	128	125/250	250	125	125	125	500
	X2	16/32/64	128	125/250	250	250	250	125	500
	X2	16/32/64	256	125/250	250	125	125	125	500
	X4	16/32/64	256	125/250	250	250	250	125	500
	X8	16/32/64	512	125/250	500	500	250	125	500
对于 Gen1/Gen2 速度，管道数据宽度为 16。对于 Gen3 速度，管道数据宽度为 32，对于 Gen4 速度，则为 64。在 Gen3 配置中处于 Gen1 速度下时，管道数据宽度切换为 16。同样，在 Gen4 中会基于链路训练进程中的速度进行自动切换。用户无法配置管道数据宽度。对于 Gen3 x8 配置，core_clk 频率为 250MHz，适用于 -1L、-1LV 和 -2LV 速度等级的器件。