可用测试 - 1.3 简体中文

UltraScale+ 器件 Integrated Block for PCI Express 产品指南 (PG213)

Document ID
PG213
Release Date
2022-11-16
Version
1.3 简体中文

下表描述了随根端口模型提供的测试。

表 1. 根端口模型所提供的测试
测试名称 语言 描述
sample_smoke_test0 Verilog 发出 PCI 类型 0 配置读取 TLP 并等待完成 TLP;然后将返回的值与期望的器件/供应商 ID 值进行比对。
sample_smoke_test1 Verilog 执行与 sample_smoke_test0 相同的操作,但改为使用目标任务。此测试使用 2 个独立的测试程序线程:第 1 个线程发出 PCI 类型 0 配置读取 TLP,第 2 个线程则发出含数据的完成 TLP 目标任务。此测试演示了使用目标任务的并行测试的形式。此测试形式允许确认来自设计的任何 TLP 的接收状态。此外,如无需考虑排序,则此方法还可用于确认接收 TLP 的接收状态。