核的某些输入端口采用多路复用,因此在阶段 2 配置过程中禁用这些端口。这些多路复用由 mcap_design_switch
信号控制。
加载阶段 2 比特流时,这些输入保持处于断言无效状态。这样可屏蔽由于缺少阶段 2 逻辑而引发的所有意外毛刺,并使 PCIe 核保持处于有效状态。当 mcap_design_switch
断言有效时,将切换多路复用,并且所有接口信号的行为都符合本文档中所述方式。
核的某些输入端口采用多路复用,因此在阶段 2 配置过程中禁用这些端口。这些多路复用由 mcap_design_switch
信号控制。
加载阶段 2 比特流时,这些输入保持处于断言无效状态。这样可屏蔽由于缺少阶段 2 逻辑而引发的所有意外毛刺,并使 PCIe 核保持处于有效状态。当 mcap_design_switch
断言有效时,将切换多路复用,并且所有接口信号的行为都符合本文档中所述方式。