下图显示了与核的完成器完成接口关联的信号。核将此接口上的每个 TLP 均作为 1 个 AXI4-Stream 数据包来交付。对于含有效载荷的完成包，此数据包以 96 位描述符开头并后接数据。
图 1. 完成器完成接口信号
完成器请求接口支持 2 种不同的数据对齐模式，在 Vivado® IDE 中执行核自定义期间可选择模式。在 Dword 对齐模式下，有效数据的第 1 个字节必须显示在通道 n = (S + 12 + (A mod 4)) mod 64 中，其中 A 是要传输的数据块的字节级别起始位置，S 是显示描述符的第 1 个字节的通道编号。地址 A 将取作为描述符的“Lower Address”（下位地址）字段中的值。不使用跨接选项时，起始通道编号 S 始终为 0，但启用跨接选项时编号可为 0 或 32。
在 128 位地址对齐模式下，对应于有效载荷的第 1 个字节的通道编号判定方式为 n = (S + 16 + (A mod 16)) mod 64，其中 S 为出现描述符的第 1 个字节的通道编号（0 或 32），A 则是对应于有效载荷的第 1 个字节的地址。描述符的结束位置与有效载荷的第 1 个字节的起始位置之间的间隔全部以空字节来填充。
该接口还支持跨接选项，此选项允许在同一拍内跨接口传输最多 2 个 TLP。跨接选项只能配合 Dword 对齐模式一起使用，使用 128 位地址对齐模式时，不支持跨接选项。以下章节中的描述假定每拍 1 个 TLP。CC 接口上的跨接选项 中描述了启用跨接选项的接口的操作。