生成 PCIe-XVC-VSEC 设计示例 - 1.3 简体中文

1. 将核配置为期望的配置。
2. 在“Basic”（基本）选项卡上，选中Advanced（高级）模式。
3. 在“Adv. Options-3”（高级选项 3）选项卡上：
   1. 选中 PCI Express Extended Configuration Space Enable（PCI Express 扩展配置空间启用）复选框，以启用 PCI Express 扩展配置接口。这样即可将附加扩展功能添加到 PCI Express 核中。
   2. 选中Add the PCIe-XVC-VSEC to the Example Design（将 PCIe-XVC-VSEC 添加到设计示例）复选框，以在设计示例生成过程中启用 PCIe-XVC-VSEC。
4. 验证 PCIe IP 的其它配置选项。以下选项是配置驱动程序用于硬件实现所必需的选项：
   • PCIe Vendor ID（0x10EE 对应赛灵思）
   • PCIe Device ID（取决于用户选择）
5. 单击OK（确定）以最终确认选择，并生成 IP。
6. 为应用所需的 IP 生成输出文件。
7. 在“Sources”（源）窗口中，右键单击此 IP 并选中Open IP Example Design（打开 IP 设计示例）。
8. 选择用于生成设计示例的目录，然后单击OK。
   生成后的设计示例会显示：

   • PCIe IP 已连接到支持封装文件中的 xvc_vsec，并且
   • 已向设计的用户应用部分添加了 ILA IP。

   此处显示了 FPGA 设计的硬件部分所需的连接。可根据您的应用的实际需求来添加其它调试核。

   
   注释： 虽然上图所示仅适用于 UltraScale+ 器件 Integrated Block for PCIe IP，但对于其它 PCIe IP 而言，设计示例层级是相同的。
9. 双击识别为 xvc_vsec 的 Debug Bridge IP 即可查看此 IP 的配置选项。记录以下配置参数，因为这些参数将用于配置驱动程序。
   • PCIe XVC VSEC ID（默认值为 0x0008）
   • PCIe XVC VSEC Rev ID（默认值为 0x0）
   重要： 使用赛灵思供应商 ID 或提供的 XVC 驱动程序和软件时，请勿修改这些参数值。这些值用于检测 XVC 扩展功能。（请参阅 PCIe 规范，以获取其它详细信息。）
10. 在 Flow Navigator 中，单击Generate Bitstream（生成比特流）即可为设计示例工程生成比特流。随后，此比特流将被加载到 FPGA 板上，以启用基于 PCIe 的 XVC 调试。

完成基于 PCIe 的 XVC (XVC-over-PCIe) 硬件设计后，可使用已启用 XVC 的相应 PCIe 驱动程序和关联的 XVC-Server 软件应用来将 Vivado Design Suite 连接到 PCIe 连接的 FPGA。Vivado 可连接到本地机器上运行的 XVC-Server 应用，或者也可以使用 TCP/IP 套接字远程连接到其它机器上的应用。