设计示例可提供一种简便的方法，用于对使用 Vivado Design Suite 生成的 PCI Express® 端点和根端口设计示例工程的核的行为进行仿真和观察。
当前受支持的仿真器包括：
- Vivado 仿真器（默认）
- Questa Advanced Simulator
- Cadence Incisive Enterprise Simulator (IES)
- Synopsys Verilog Compiler Simulator (VCS)
您可在工程示例上生成设计示例工程并运行仿真。仿真器会使用设计示例测试激励文件以及随两种设计配置的设计示例一起提供的测试用例。
使用默认 Vivado 仿真器的仿真运行步骤如下：
- 在“Sources”窗口中右键单击工程示例文件 (.xci) 并选中Open IP Example Design（打开 IP 设计示例）。
这样即可创建工程示例。
- 在左侧 Flow Navigator 窗格中的“Simulation”（仿真）下，右键单击Run Simulation（运行仿真）并选中Run Behavioral Simulation（运行行为仿真）。重要： 针对 PCI Express 块不支持综合后和实现后仿真选项。
运行“Run Behavioral Simulation Option”后，即可通过“Tcl Console”以及“Log”窗口的“Simulation”选项卡中的活动来观察编译和细化阶段。
- 在“Tcl Console”（Tcl 控制台）中，输入
run all命令并按Enter键。这样即可根据设计示例测试激励文件中提供的测试用例运行完整仿真。完成仿真后，可在“Tcl Console”中查看结果。