软核逻辑布局 - 1.3 简体中文

UltraScale+ 器件 Integrated Block for PCI Express 产品指南 (PG213)

Document ID
PG213
Release Date
2022-11-16
Version
1.3 简体中文

选中 512 位接口时,请复查设计示例中的赛灵思顶层 XDC 文件中的 Pblock 约束。这些约束是将软核 512 位 AXI4-Stream 逻辑保留在 PCIe 集成块附近以便改善时序所必需的。