下列注意事项对于确保目标器件的操作安全性与可靠性至关重要。
- 请始终确保阶段 2 比特流与 FPGA 中的当前静态设计兼容，然后再加载这些比特流。
PR_Verify是 Dynamic Function eXchange 解决方案的基本部分，因此必须配合“Tandem PCIe with Field Updates”（含现场更新的串联 PCIe）使用。PR_Verify可确认多种设计配置（即版本）彼此兼容，因此可在硬件内安全重叠。 - 器件的初始串联配置中必须设置比特流，并将其编译为含现场更新的串联 PCIe 流程中的版本。如果初始比特流加载中已设置标准串联比特流，那么它将与后续现场更新部分比特流不兼容。由此可能发生争用并造成器件损坏。
- 使用可重配置阶段 2 并含现场更新的串联 PCIe 仅适用于 UltraScale+ 器件。现场更新不支持 7 系列器件，可重配置阶段 2 增强功能不支持 UltraScale 器件。对于此类方法，应考虑使用通用 Dynamic Function eXchange 解决方案。
- 通用串联 PCIe + DFX 的方法同样受支持。此用例允许您在使用串联初始启动的设计中使用更小的可重配置分区和/或添加更多可重配置分区。此流程与同样在静态设计中包含 PCIe IP 的标准 DFX 流程更类似。要启用此流程，只需在生成 PCIe IP 时使用标准串联 PCIe 选项，然后将其添加到 DFX 设计即可。此操作可在工程模式或非工程模式下进行编译，唯一要求是相应解决方案的 Pblock 不得重叠。