您可选择附加调试部分用于进行调试。相关参数如下所述。
- “Enable In System IBERT”（启用 In-System IBERT）
- 此调试选项用于检查串行链路的眼图，确认该链路是否按期望的链路速度运行。如需了解有关 In-System IBERT 的更多信息，请参阅
In-System IBERT LogiCORE IP 产品指南(PG246)。重要： 该选项主要用于硬件调试。使用该选项时，不支持仿真。
眼图检查步骤如下：
- 选择适合的赛灵思参考板。
- 通过以下选项对核进行配置：
- 选择Gen3、Gen2或Gen1链路速度（任意链路宽度）。
- 在“Add. Debug Options”（附加调试选项）页面中选中的Enable In System IBERT（启用 In-System IBERT）。
- 打开设计示例。
- 生成 .bit 文件和 .ltx 文件。
- 打开 Hardware Manger (HM) 并使用生成的 .bit 文件和 .ltx 文件配置器件。
- 重启机器以重新扫描并重新运行枚举过程。
- 选择位于 HM 底部的“Serial I/O links”（串行 I/O 链路）选项卡，并为扫描窗口创建链路。
- 在“Serial I/O links”选项卡中选中任一链路，右键单击并选择“scan link”（扫描链路）选项。
- 为了实现更好的结果，请尝试将“Horizontal”（水平）和“Vertical”（垂直）递增值从默认值调整为 2
- 选中眼图扫描后，即可绘制出眼图。重要： “Enable In System IBERT”不应配合“GT Settings”（GT 设置）选项卡中的“Falling Edge Receiver Detect”（下降沿接收器检测）选项来使用。“Add. Debug Options”选项卡中的“Enable In System IBERT”选项会同时将“GT Settings”选项卡中的“GT DRP Clock Source”（GT DRP 时钟源）设置为“External”（外部）。
- “Enable Descrambler for Gen3 Mode”（为 Gen3 模式启用解扰器）
- 此调试选项在 PCIe 核内集成解扰器模块的加密版本，用于对往来采用 Gen3 链路速度模式的 PCIe 集成块的 PIPE 数据进行解扰。
- “Enable JTAG Debugger”（启用 JTAG 调试器）
- 该功能提供了易于使用的调试功能，用于执行：
- LTSSM 状态转换
- 显示从链路建立开始后执行的所有 LTSSM 状态转换。
- PHY 复位 FSM 转换
- 显示 PHY 复位 FSM（供 PCIe 解决方案 IP 使用的内部状态机）。
- 接收器检测
- 显示已成功完成“Receiver Detect”（接收器检测）的所有通道
步骤如下：
- 打开新的 Vivado 工程，并连接至开发板。现在，您应可看到 hw_axi_1。
- 在 Vivado Tcl Console 中，输入
source test_rd.tcl。 - 对于后处理，请双击：
- draw_ltssm.tcl (Windows) 或 wish draw_ltssm.tcl
- draw_reset.tcl (Windows) 或 wish draw_reset.tcl
- draw_rxdet.tcl (Windows) 或 wish draw_rxdet.tcl
这样会以图形化方式显示 LTSSM 状态转换。
- 打开新的 Vivado 工程，并连接至开发板。现在，您应可看到 hw_axi_1。