| 端口名称 | I/O | 描述 |
|---|---|---|
| s_axis_c2h_tdata [AXI_DATA_WIDTH-1:0] |
I | 支持 128 位、256 位和 512 位数据宽度。每个 C2H 数据包都有对应的 C2H 完成包。 |
| s_axis_c2h_tcrc [31:0] |
I |
该节拍的 32 位 CRC 值。 IEEE 802.3 CRC-32 多项式 仅当断言 |
| s_axis_c2h_ctrl_len [15:0] | I | 包的长度。对于 0 字节写入，长度为 0。 C2H 串流包数据长度限制为 31 * c2h 缓冲器尺寸。 在旧版本（例如，2018.3）中，C2H 串流包数据长度限制为 7 * C2H 缓冲器大小。 ctrl_len 以字节为单位，应在包的第一拍内有效。 |
| s_axis_c2h_ctrl_qid [10:0] | I | 队列 ID。 |
| s_axis_c2h_ctrl_has_cmpt | I | 1'b1：数据包含完成。 1'b0：数据包不含完成。 |
| s_axis_c2h_ctrl_marker | I | 此标记报文用于确保流水线已完全刷新。随后，您即可安全执行队列无效化。 |
| s_axis_c2h_ctrl_port_id [2:0] | I | 端口 ID。 |
| s_axis_c2h_ctrl_ecc[6:0] | I | 用于 C2H 控制信号的边带保护。AMD Error Correction Code (ECC) 核的输出。ECC IP 输入描述如下。 |
| s_axis_c2h_mty [5:0] | I | 空字节应在最后一拍置位。 |
| s_axis_c2h_tvalid | I | 有效。 |
| s_axis_c2h_tlast | I | 指示最后一个包。 |
| s_axis_c2h_tready | O | 就绪。 |
要为 C2H 控制总线 s_axis_c2h_ctrl_ecc[6:0] 生成 ECC 信号，请使用 AMD Error Correction Code (ECC) IP。以下列出了 ECC IP 的输入信号，且所列信号顺序必须保留不变。
使用 ecc_data_in[56:0] 输入 ECC IP
assign ecc_data_in[56:0] = { 24'h0, //reserved
s_axis_c2h_ctrl_has_cmpt, //has compt
s_axis_c2h_ctrl_marker, //marker
s_axis_c2h_ctrl_port_id, //port_id
1'b0, // reserved should be set to 0.
s_axis_c2h_ctrl_qid, // Qid
s_axis_c2h_ctrl_len}; //length