AXI4 存储器映射 DMA 端口 - 5.0 简体中文

QDMA Subsystem for PCI Express 产品指南 (PG302)

Document ID
PG302
Release Date
2023-05-16
Version
5.0 简体中文
表 1. AXI4 存储器映射 DMA 读取地址接口信号
信号名称 方向 描述
m_axi_araddr

[C_M_AXI_ADDR_WIDTH-1:0]

O 此信号为存储器映射读取地址(从 DMA 到用户逻辑)。
m_axi_arid [3:0] O 标准 AXI4 描述,可在 AXI4 协议规范 AMBA AXI4‑Stream 协议规范(ARM IHI 0051A) 中找到。
m_axi_aruser[31:0] O

m_axi_aruser[18:0] = 保留

m_axi_aruser[31:19] = 队列号

m_axi_arlen[7:0] O 主读取突发长度。
m_axi_arsize[2:0] O 主读取突发大小。
m_axi_arprot[2:0] O 保护类型。
m_axi_arvalid O 此信号断言有效即表示存在发射到 m_axi_araddr 上的地址的有效读取请求。
m_axi_arready I 主读取地址就绪。
m_axi_arlock O 锁定类型。
m_axi_arcache[3:0] O 存储器类型。
m_axi_arburst[1:0] O 主读取突发类型。

表 2. AXI4 存储器映射 DMA 读取接口信号
信号名称 方向 描述
m_axi_rdata

[C_M_AXI_DATA_WIDTH-1:0]

I 主读取数据。
m_axi_rid [3:0] I 主读取 ID。
m_axi_rresp[1:0] I 主读取响应。
m_axi_rlast I 主读取结束。
m_axi_rvalid I 主读取有效。
m_axi_rready O 主读取就绪。
m_axi_ruser

[C_M_AXI_DATA_WIDTH/8-1:0]

I 主接口读取奇校验(逐字节)。此端口仅在“Data Protection”(数据保护)模式下才启用。
表 3. AXI4 存储器映射 DMA 写入地址接口信号
信号名称 方向 描述
m_axi_awaddr

[C_M_AXI_ADDR_WIDTH-1:0]

O 此信号为存储器映射写入地址(从 DMA 到用户逻辑)。

m_axi_awid[3:0]

O 主写入地址 ID。
m_axi_awuser[31:0] O

m_axi_awuser[18:0] = 保留

m_axi_awuser[31:19] = 队列号

m_axi_awlen[7:0] O 主写入地址长度。
m_axi_awsize[2:0] O 主写入地址大小。
m_axi_awburst[1:0] O 主写入地址突发类型。
m_axi_awprot[2:0] O 保护类型。
m_axi_awvalid O 此信号断言有效即表示存在发射到 m_axi_araddr 上的地址的有效写入请求。
m_axi_awready I 主写入地址就绪。
m_axi_awlock O 锁定类型。
m_axi_awcache[3:0] O 存储器类型。
表 4. AXI4 存储器映射 DMA 写入接口信号
信号名称 方向 描述
m_axi_wdata

[C_M_AXI_DATA_WIDTH-1:0]

O 主写入数据。
m_axi_wlast O 主写入结束。
m_axi_wstrb[31:0] O 主写入选通。
m_axi_wvalid O 主写入有效。
m_axi_wready I 主写入就绪。
m_axi_wuser

[C_M_AXI_DATA_WIDTH/8-1:0]

O 主接口写入用户。

m_axi_wuser[C_M_AXI_DATA_WIDTH/8-1:0] = 写入数据奇校验(逐字节)。此端口仅在“Data Protection”(数据保护)模式下才启用。

表 5. AXI4 存储器映射 DMA 写入响应接口信号
信号名称 方向 描述
m_axi_bvalid I 主写入响应有效。
m_axi_bresp[1:0] I 主写入响应。

m_axi_bid[3:0]

I 主响应 ID。
m_axi_bready O 主响应就绪。