“Debug and Additional Options”（调试和其他选项）选项卡如下所示。
图 1. “Debug and Additional Options”选项卡
调试选项
- “Enable JTAG Debugging”（启用 JTAG 调试）
- 该功能提供了易于使用的调试功能，用于执行：
- “LTSSM state transitions”（LTSSM 状态转换）：用于显示从链路建立开始后执行的所有 LTSSM 状态转换。
- “PHY Reset FSM transitions”（PHY 复位 FSM 转换）：用于显示 PHY 复位 FSM（供 PCIe 解决方案 IP 使用的内部状态机）。
- “Receiver Detect”（接收器检测）：用于显示已成功完成接收器检测的所有通道
- “Enable In System IBERT”（启用 In System IBERT）
- 此调试选项用于检查串行链路的眼图，确认该链路是否按期望的链路速度运行。如需了解有关 In-System IBERT 的更多信息，请参阅
In-System IBERT LogiCORE IP 产品指南(PG246)。重要： 该选项主要用于硬件调试。使用该选项时，不支持仿真。
- “Add Mark Debug Utility”（添加标记调试实用工具）
- 可通过
mark_debug属性添加预定义的 PCIe 信号，以便在 ILA 中添加这些信号用于调试。 - “Enable Descrambler for Gen3 Mode”（为 Gen3 模式启用解扰器）
- 此调试选项在 PCIe 核内集成解扰器模块的加密版本，用于对往来采用 Gen3 链路速度模式的 PCIe 集成块的 PIPE 数据进行解扰。
- “Enable PCIe Debug Ports”（启用 PCIe 调试端口）
- 保留。此版本支持此功能特性。
“Shared Logic”（共享逻辑）选项
- “GT Wizard Options”（GT 向导选项）
- 您可选择在设计示例中包含 GT Wizard，然后 GT Wizard IP 将被添加到设计示例区域中。您可重新配置 IP 以便进一步进行测试。默认情况下，在 PCIe IP 核中，GT Wizard IP 将作为层级 IP 交付，您无需对其进行重新自定义。如需获取信号描述及其他详细信息，请参阅 UltraScale 架构 GTY 收发器用户指南(UG578) 或 UltraScale 架构 GTH 收发器用户指南(UG576)。
- “GT COMMON Options”（GT COMMON 选项）
- 该选项用于共享设计中使用的 GT COMMON 块，前提是选中 Gen2（对应 PLL 选择为QPLL1）和 Gen3 链路速度。
- 当选中Include GT COMMON in example design（在设计示例中包含 GT COMMON）时，将在支持封装文件中提供 GT COMMON 块实例，此支持封装文件位于 AMD 顶层文件内，并且可供核或外部逻辑使用。
- 使用Include GT COMMON inside GT Wizard（在 GT Wizard 中包含 GT COMMON）时，GT COMMON 可供外部逻辑共享。
- 选中No Sharing when inside GT Wizard and PCIe（在 GT Wizard 和 PCIe 内部无共享）时，不允许共享 GT COMMON 块。
- 同时选中Include GT COMMON in example design和Include GT Wizard in example design时，必须使用来自相同配置的 GT Wizard IP 的设计示例工程的最新 GT COMMON 设置。此特定选项可交付静态 GT COMMON 封装文件，其中包含最新设置。
GT 设置
- “Form factor driven Insertion loss adjustment”（外形尺寸驱动的插入损失调整）
-
表示根据外形尺寸选择，以奈奎斯特频率运行时发射器到接收器的插入损失。其中提供了 3 个选项：
- “Chip-to-Chip”（芯片到芯片）：值为 5 dB
- “Add-in Card”（插卡）：值为 15 dB，这是默认选项。
- “Backplane”（背板）：值为 20 dB。
- “Link Partner TX Preset”（链路伙伴 TX 预设）
-
默认值为 4，不建议更改。但对于部分系统，预置值 5 可能更适合。
- “Disable GT Channel LOC Constraint”（禁用 GT 通道 LOC 约束）
- 保留。在此版本中不予支持。