可用测试 - 5.0 简体中文

QDMA Subsystem for PCI Express 产品指南 (PG302)

Document ID

PG302

Release Date

2023-10-18

Version

5.0 简体中文

下表描述了为仿真提供的测试。这些测试是根据 QDMA IP 配置选择的。例如，如果选中仅限 AXI4-MM 选项，则会选中 qdma_mm_test0 测试用例，并在仿真期间执行。

表 1. 测试案例
选项	测试名称	语言	描述
仅限 AXI4-MM	qdma_mm_test0	Verilog	测试激励文件会将队列初始化，并在 H2C 方向执行 AXI4-MM 传输。然后，测试激励文件会将队列初始化，并在 C2H 方向执行 AXI4-MM 传输。测试激励文件会将写入数据与读取数据进行比较，以检查数据是否正确。
仅限 AXI4-ST	qdma_st_test0	Verilog	测试激励文件会将队列初始化、在 H2C 方向执行 AXI4-ST 传输，然后检查数据正确性。测试激励文件会将队列初始化、在 C2H 方向执行 AXI4-ST 传输，然后检查数据正确性。
含完成的 AXI4-MM 和 AXI4-ST	qdma_mm_st_test0	Verilog	测试激励文件会将队列初始化，并在 H2C 方向执行 AXI4-MM 传输。随后，测试激励文件会将队列初始化、在 C2H 方向执行 AXI4-MM 传输，并通过比较来确认数据是否正确。测试激励文件会将队列初始化、在 H2C 方向执行 AXI4-ST 传输，然后检查数据正确性。随后，测试激励文件会将队列初始化、在 C2H 方向执行 AXI4-ST 传输，并检查数据正确性。此测试适用于测试用例 qdma_mm_test0 与 qdma_st_test0 的组合。