本节包含有关如何使用 AMD 工具在 AMD Vivado™ Design Suite 中自定义和生成该核的信息。
如果要在 Vivado IP integrator 中自定义和生成该核，请参阅
Vivado Design Suite 用户指南：采用 IP integrator 设计 IP 子系统(UG994) 了解详情。确认或生成设计时，IP integrator 可能会自动计算某些配置值。要查看配置值是否会更改，请参阅本章中的参数说明。要查看参数值，请在 Tcl 控制台中运行 validate_bd_design 命令。
如 产品规格 中所述，AMD Versal™ Adaptive SoC Transceivers Wizard 解决方案包含 2 个核：
- Versal Adaptive SoC Transceivers Bridge - 这是参考父级 IP (Bridge IP)，用于配置 Transceivers Wizard 参数。如需了解更多信息，请参阅“适用于定制 IP 的 IP integrator 设计输入”。
- Versal Adaptive SoC Transceivers Wizard - 围绕 GT*_QUAD 原语的封装文件。其中包含单个 GT 四通道 (GT quad base IP)。对于多通道（>4 条通道）设计，将例化多个 Transceivers Wizard。请参阅以下“IP integrator 设计输入”部分，了解为定制设计输入而建议采用的设计输入。AMD GT 父级 IP 将支持块自动化设置，以获取所需的连接。
您可以遵循以下步骤通过指定与该 IP 核关联的各种参数值来自定义设计中使用的 IP：
- 从 IP 目录选择 IP。
- 双击所选 IP，或者从工具栏或右键单击菜单中选择“Customize IP”（自定义 IP）命令。
欲知详情，请参阅 Vivado Design Suite 用户指南：采用 IP 进行设计(UG896) 和 Vivado Design Suite 用户指南：入门指南(UG910)。
本章中的附图是 Vivado IDE 的插图。此处展示的布局可能与当前版本中的布局有所不同。