您可生成设计示例，用于对 Transceivers Wizard IP 核进行任意自定义设置。自定义并生成核实例后，您可为该实例选择Open IP Example Design AMD Vivado™
Integrated Design Environment (IDE)（打开 IP 设计示例 Vivado 集成设计环境）选项。这样向导设计示例会打开一个单独的 Vivado 工程作为顶层模块。此设计示例会例化自定义的核。设计示例会在后台调用 IP integrator 并为给定配置添加 gt_bridge_ip 和生成 GT 四通道设计，如下图所示。
图 1.
核设计示例
Wizard IP 设计示例的用途是：
- 通过基于 PRBS 生成器和检查器使用链接状态指示器，提供在仿真中运行的自定义核实例的简单演示。
- 为将自定义核集成到系统（包括参考时钟缓冲器）提供起点。
对于每条收发器通道，gt_bridge_ip 都包含可配置的 PRBS 生成器和检查器模块，支持简单的数据完整性测试，并可报告所生成的链接状态。设计示例同样可综合。
注释： 如果不使用 IO Planner 选择位置，那么您就需要在 IP xdc 中为选定器件提供相应的 GT 四通道和 GTREFCLK 位置。
注释： 对于 Bridge IP 不提供设计示例。
Bridge IP 具有复位控制器帮助程序块，可简化串行收发器原语的复位和初始化操作。