reg_dpu_instr_addr - 4.0 简体中文

面向 Zynq UltraScale+ MPSoC 的 DPUCZDX8G 产品指南 (PG338)

Document ID
PG338
Release Date
2022-06-24
Version
4.0 简体中文

reg_dpu_instr_addr 寄存器用于指示 DPUCZDX8G 的指令地址。每个 DPUCZDX8G 都有一个 reg_dpu_instr_addr 寄存器。仅下 28 位有效。在 DPUCZDX8G 处理器中,实际指令提取地址是 40 位信号,由 reg_dpu_instr_addr 的下 28 位后接 12 个 0 位组成。DPU 的可用指令地址范围为 0x1000 到 0xFFFF_FFFF_FFFF_F000。下表显示了 reg_dpu_instr_addr 的详细信息。

表 1. reg_dpu_instr_addr
寄存器 地址偏移 宽度 类型 描述
reg_dpu0_instr_addr 0x20C 32 R/W DPUCZDX8G core0 指令的外部存储器中的起始地址。下 28 位有效。
reg_dpu1_instr_addr 0x30C 32 R/W DPUCZDX8G core1 指令的外部存储器中的起始地址。下 28 位有效。
reg_dpu2_instr_addr 0x40C 32 R/W DPUCZDX8G core2 指令的外部存储器中的起始地址。下 28 位有效。
reg_dpu3_instr_addr 0x50C 32 R/W DPUCZDX8G core3 指令的外部存储器中的起始地址。下 28 位有效。