寄存器时钟 - 4.1 简体中文

适用于 Zynq UltraScale+ MPSoC 的 DPUCZDX8G 产品指南 (PG338)

Document ID
PG338
Release Date
2023-01-23
Version
4.1 简体中文

s_axi_aclk 用于寄存器配置模块。此模块可通过 S_AXI 接口接收 DPUCZDX8G 配置。S_AXI 时钟能够与 M-AXI 时钟共用,也可以作为独立时钟使用。DPUCZDX8G 配置寄存器更新频率非常低,大部分此类寄存器都是在任务开始时置位的。由于 M-AXI 域直接影响 DPU 性能,赛灵思建议用户将 S-AXI 配置为独立时钟(频率为 100MHz),并设置更高的频率目标以便与 M-AXI 时钟共用。 

Vitis 流程中,此平台可能仅为 DPUCZDX8G IP 提供 2 个时钟。在此情况下,S_AXI 时钟必须配置为与 M-AXI 时钟共用,并设置更高的频率目标。