DPUCZDX8G 顶层接口如下图所示。
图 1.
两个 DPU 内核端口
下表列示并描述了 DPUCZDX8G I/O 信号。
信号名称 | 接口类型 | 宽度 | I/O | 描述 |
---|---|---|---|---|
S_AXI | AXI 存储器映射从接口 | 32 | I/O | 用于寄存器的 32 位 AXI 存储器映射接口。 |
s_axi_aclk | 时钟 | 1 | 输入 | 用于 S_AXI 的 AXI 时钟输入 |
s_axi_aresetn | 复位 | 1 | 输入 | 用于 S_AXI 的低电平有效复位 |
dpu_2x_clk | 时钟 | 1 | 输入 | 用于 DPUCZDX8G 中的 DSP 块的输入时钟。其频率为 m_axi_dpu_aclk 频率的两倍。 |
dpu_2x_resetn | 复位 | 1 | 输入 | 用于 DSP 块的低电平有效复位 |
m_axi_dpu_aclk | 时钟 | 1 | 输入 | 用于 DPUCZDX8G 通用逻辑的输入时钟。 |
m_axi_dpu_aresetn | 复位 | 1 | 输入 | 用于 DPUCZDX8G 通用逻辑的低电平有效复位 |
DPUx_M_AXI_INSTR | AXI 存储器映射主接口 | 32 | I/O | 用于 DPUCZDX8G 指令提取的 32 位 AXI 存储器映射接口。 |
DPUx_M_AXI_DATA0 | AXI 存储器映射主接口 | 128 | I/O | 用于 Zynq UltraScale+ MPSoC 系列的 128 位接口。 |
DPUx_M_AXI_DATA1 | AXI 存储器映射主接口 | 128 | I/O | 用于 Zynq UltraScale+ MPSoC 系列的 128 位接口。 |
dpux_interrupt | 中断 | 1 | 输出 | 来自 DPUCZDX8G 的高电平有效中断输出。 |
SFM_M_AXI(可选) | AXI 存储器映射主接口 | 128 | I/O | 用于 softmax 数据的 AXI 存储器映射接口。 |
sfm_interrupt(可选) | 中断 | 1 | 输出 | 来自 softmax 模块的高电平有效中断输出。 |
dpu_2x_clk_ce(可选) | 时钟使能 | 1 | 输出 | 高电平有效时钟使能,用于对 2x_clk 输入进行门控(前提是启用时钟门控)。 |
|