赛灵思 DPUCZDX8G 目标参考设计 (TRD) 提供了有关如何将 DPUCZDX8G 与赛灵思 SoC 平台搭配使用来构建并运行深度神经网络应用的指示信息。此 TRD 包含两部分，Vivado DPU TRD 和 Vitis™ DPU TRD。此 TRD 使用 Vivado IP integrator 流程来构建硬件设计，使用赛灵思 Yocto PetaLinux 流程来执行软件设计。 Zynq® UltraScale+™ MPSoC 平台用于创建此 TRD。此 TRD 可通过以下链接来访问：https://github.com/Xilinx/Vitis-AI。
本章描述了参考设计的架构，并提供了其组件的功能描述。其组织方式如下所示：
- Vivado TRD 概述提供了 Zynq UltraScale+ MPSoC 架构的高层次综述、参考设计架构以及关键特征的汇总信息。
- 硬件设计提供了如何使用赛灵思 Vivado Design Suite 来生成参考硬件设计的概述。
- 软件设计描述了在 PetaLinux 环境中创建工程的设计流程。
- 演示执行描述了如何运行由 TRD 创建的应用。
Vitis DPU TRD 参考设计的架构与 Vivado TRD 类似。但 Vitis DPU TRD 对软件设计师更友好也更灵活。