AXI4‑Lite 接口 - 2.2 简体中文

Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南 (PG369)

Document ID
PG369
Release Date
2023-08-08
Version
2.2 简体中文

DCMAC Subsystem 可为最多 6 个 MAC 通道和 6 个 PHY 端口提供大量内部统计数据/状态收集和累积功能。这些内部存储的信息可使用 AXI4‑Lite 接口来访问。如需了解有关 AXI4‑Lite 接口的更多详细信息,请参阅 AXI to APB Bridge LogiCORE IP 产品指南(PG073)

如需获取寄存器映射和个别寄存器的完整描述,请参阅“寄存器空间”部分。