AXI4‑Lite 时钟和复位 - 2.2 简体中文

Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南 (PG369)

Document ID
PG369
Release Date
2023-08-08
Version
2.2 简体中文
AXI4‑Lite 接口有其自己的时钟和复位。AXI4‑Lite 时钟 (s_axi_aclk) 独立于 DCMAC Subsystem 时钟的其余部分,其时钟频率可设为最高不超过 300 MHz 的任意值。
重要: AXI4‑Lite 时钟必须存在并保持稳定,DCMAC Subsystem 才能正常工作。AXI4‑Lite 时钟中断可能导致不可恢复的内部 DCMAC Subsystem 错误。当 AXI4‑Lite 时钟复原并稳定后,需要执行完整的复位序列以使 DCMAC Subsystem 返回稳定状态。
AXI4‑Lite s_axi_areset DCMAC Subsystem 管脚断言有效会导致:
  • AXI4‑Lite 端口和 DCMAC Subsystem APB3 控制逻辑复位,并停止任何进行中的读写操作。

AXI4‑Lite 复位不会复位内部配置寄存器。