DCMAC-GTM 时钟设置架构 - 2.3 简体中文

Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南 (PG369)

Document ID
PG369
Release Date
2023-11-08
Version
2.3 简体中文
图 1. 1x400GAUI-8 GTM PAM4
图 2. 6x100GAUI-2 GTM PAM4
图 3. 3x200GAUI-4 GTM PAM4

对于动态配置,在 TX 数据路径上的 DCMAC 与 GT 之间布局有相位对齐 FIFO。

相位对齐 FIFO 是异步 XPM FIFO 模块,具有 wr_clk 和 rd_clk。相位对齐 FIFO 的 reset 复位与来自 dcmac 核封装文件内的 GT Reset Controller IP 的 gttxresetout 相连。

相位对齐 FIFO 的 wr_clk 和 rd_clk 连接均基于 DCMAC IP GUI 中配置的动态切换配置。