此 TDM 接口用于根据代码字报告 FEC 统计数据子集。此信息是随内部寄存器和 PCS TDM 信息一起提供的，后两者均为长期收集的信息，因此其中不含部分应用可能需要的每个代码字的数据。此接口仅在接收方向上提供，由下列信号组成，这些信号全部定时到 rx_axi_clk：
-
rx_rsfec_tdm_stats_data[15:0] - 统计信息。
-
rx_rsfec_tdm_stats_start - 表示新的 TDM 周期起始位置。
-
rx_rsfec_tdm_stats_valid - 用于确认
rx_rsfec_tdm_stats_data和rx_rsfec_tdm_stats_start。
TDM 接口启动（rx_rsfec_tdm_stats_valid 和 rx_rsfec_tdm_stats_start 均断言有效）时，同时提供端口 0 的统计数据，随后提供端口 1 的统计数据，以此类推直至端口 5 为止。循环所有统计数据需耗时 6 个 rx_axi_clk 周期。各端口不必始终包含要中继的更新统计数据；在 6 个周期的循环内，仅当接收到新的 FEC 代码字时，这些端口的时隙才表示新（非 0）信息（但 valid 仍始终保持断言有效）。
部分独立 MAC 和 PCS+FEC 模式应用可能将 rx_axi_clk 降频，以便利用低带宽接收 Time‑Sliced MAC。由于此 RS‑FEC 统计数据 TDM 接口依赖于 rx_axi_clk，因此请务必注意，时钟必须满足最低阈值以免信息丢失：
- 400G RS‑FEC
-
rx_axi_clk必须至少 280 MHz。 - 128G FC RS‑FEC
-
rx_axi_clk必须至少 150 MHz。 - 所有其他 RS‑FEC 频率
-
rx_axi_clk必须至少 140 MHz。
此外，必须存在 rx_core_clk，RS‑FEC 统计数据 TDM 接口才能正常工作。因此，如果用户逻辑依赖于通过 RS‑FEC 统计数据 TDM 接口传递的信息，则禁止对 rx_core_clk 进行门控。
在“寄存器空间”部分中描述了如何将数据总线细分为各独立字段。