复位端口描述 - 2.3 简体中文

Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南 (PG369)

Document ID
PG369
Release Date
2023-11-08
Version
2.3 简体中文

除以下管脚外的其他复位管脚仅用于调试目的:

  • tx_serdes_reset[5:0]
  • rx_serdes_reset[5:0]
  • tx_core_reset
  • rx_core_reset

除以下寄存器位元外的其他寄存器位元仅用于调试目的:

  • GLOBAL_CONTROL_REG_TX 寄存器的 soft_tx_core_reset 字段
  • GLOBAL_CONTROL_REG_RX 寄存器的 soft_rx_core_reset 字段
  • C<N>_PORT_CONTROL_REG_TX 寄存器的 c<N>_soft_tx_serdes_reset 字段
  • C<N>_PORT_CONTROL_REG_RX 寄存器的 c<N>_soft_rx_serdes_reset 字段
  • C<N>_CHANNEL_CONTROL_REG_TX 寄存器的 c<N>_soft_tx_mac_channel_flush 字段
  • C<N>_CHANNEL_CONTROL_REG_RX 寄存器的 c<N>_soft_rx_mac_channel_flush 字段

除上述复位外,用户逻辑不应将任何其他复位断言有效。

表 1. 复位端口描述
DCMAC Subsystem 复位管脚 关联的寄存器名称 关联的寄存器字段 描述
tx_core_reset GLOBAL_CONTROL_REG_TX soft_tx_core_reset TX MAC 核复位。该复位断言有效即表示复位 Time‑Sliced MAC TX 数据路径,包括:

TX AXI4‑Stream 接口

TX MAC 接口 (MAC I/F)

rx_core_reset GLOBAL_CONTROL_REG_RX soft_rx_core_reset RX MAC 核复位。该复位断言有效即表示复位 Time‑Sliced MAC RX 数据路径,包括:

RX AXI4‑Stream 接口

RX MAC 接口 (MAC I/F)

tx_serdes_reset[5:0] C<N>_PORT_CONTROL_REG_TX c<N>_soft_tx_serdes_reset 复位对应端口的 TX SerDes (GT) 接口。此复位不会将核逻辑或 AXI4‑Stream 接口复位,但会将与 TX PHY 和 TX 灵活接口相关的统计数据或状态寄存器复位。
rx_serdes_reset[5:0] C<N>_PORT_CONTROL_REG_RX c<N>_soft_rx_serdes_reset 复位对应端口的 RX SerDes (GT) 接口。此复位不会将核逻辑或 AXI4‑Stream 接口复位,但会将与 RX PHY 和 RX 灵活接口相关的统计数据或状态寄存器复位。
不适用 C<N>_CHANNEL_CONTROL_REG_TX c<N>_soft_tx_mac_channel_flush 清除发射 Time‑Sliced MAC 中对应通道的状态。
不适用 C<N>_CHANNEL_CONTROL_REG_RX c<N>_soft_rx_mac_channel_flush 清除接收 Time‑Sliced MAC 中对应通道的状态。
apb3_preset 不适用 不适用 复位 AXI4‑Lite 端口逻辑、状态和统计数据寄存器。