子系统概述 - 2.2 简体中文

Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南 (PG369)
Document ID
PG369
Release Date
2023-08-08
Version
2.2 简体中文

本文档描述了 AMD Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC Subsystem) 的功能和操作，包括如何设计、自定义和实现 DCMAC Subsystem。

DCMAC Subsystem 能处理 Ethernet MAC、PCS 和 FEC 的所有协议相关功能，包括握手、同步和检错。它还提供分段式 AXI4‑Stream 接口用于处理包数据，并提供 AXI4‑Lite 接口用于统计数据和管理。

该子系统可以提供最多 6 个独立以太网端口，专为在多种不同应用内灵活使用而设计。为降低时延，数据路径仅执行必要操作所需的流水打拍，不执行任何其他缓冲操作。接收数据以直通方式直接传递到用户接口，以便灵活实现任何所需的缓冲方案。同样，发射路径包含提供可靠的直通传递操作所需的最低限度流水打拍和缓冲功能。

DCMAC Subsystem 可配置为包含前向纠错 (FEC)。该子系统还提供一个 40 通道 600 Gbps Time‑Sliced MAC，它具有灵活的、用户定义的带宽分配粒度。

该子系统可配置为按如下模式来访问 40 通道 MAC，即，支持用户逻辑在一侧使用通道化分段式 AXI4‑Stream 接口，并在另一侧使用通道化 MAC 接口 (MAC I/F)。在此工作模式下，该子系统还可通过在一侧使用灵活接口 (FLEX I/F)，在另一侧使用 SerDes 接口，提供用于访问 PCS 和/或 FEC 的用户逻辑。

图 1. DCMAC Subsystem 高层次模块框图

下表列出了硬核 IP 数据速率、FEC 类型和配置。如需了解有关 AMD Vivado™ 相关 AMD LogiCORE™ 所启用的配置的信息，请参阅 表 1。

表 1. 硬核 IP 数据速率、FEC 类型和配置
数据速率 数据路径功能 集成 PCS 选项
1 × 400GE MAC+PCS，

仅限 PCS

 IEEE 802.3 CL119 RS(544,514)“KP4”FEC
3 × 200GE IEEE 802.3 CL119 RS(544,514)“KP4”FEC
6 × 100GE 无 FEC，IEEE 802.3 CL91 RS(528,514)“KR4”FEC，IEEE 802.3 CL91 RS(544,514)“KP4”FEC，IEEE P802.3ck CL161 RS(544,514)“交织式”FEC
组合 100、200 和 400（总计最高 600 Gbps） 根据上述内容，基于端口数据速率判断
40 条用户可配置通道（总计最高 600 Gbps） 仅限 MAC 根据上文和下文，仅限 PCS 和仅限 FEC 均可用并可单独选择。
3 x 100GE 宽 AXI‑S 1 MAC+PCS 无 FEC，IEEE 802.3 CL91 RS(528,514)“KR4”FEC，IEEE 802.3 CL91 RS(544,514)“KP4”FEC，IEEE 802.3 CL161 RS(544,514)“交织式”FEC
4 x 100GE 宽 FLEX I/F 2 仅限 PCS

无 FEC，IEEE 802.3 CL91 RS(528,514)“KR4”FEC，IEEE 802.3 CL91 RS(544,514)“KP4”FEC，IEEE 802.3 CL161 RS(544,514)“交织式”FEC
6 × 128GFC 仅限 FEC

（含去歪斜和 257b 转码）

 RS(528, 514) FEC（根据光纤通道标准）
4 x 128GFC 宽 FLEX I/F 2 仅限 FEC

（含去歪斜和 257b 转码）

 RS(528, 514) FEC（根据光纤通道标准）
6 × 112G 仅限 FEC IEEE 802.3 CL91 RS(528,514)“KR4”FEC，IEEE 802.3 CL91 RS(544,514)“KP4”FEC
12 × 56.42G 仅限 FEC IEEE 802.3cd CL134 RS(544,514) FEC
1 × 424.8GE（超频 400GE） 3 与 1 × 400GE 相同 与 1 × 400GE 相同
3 × 212.4GE（超频 200GE） 3 与 3 × 200GE 相同 与 3 × 200GE 相同
6 × 106.2GE（超频 100GE） 3 与 6 × 100GE 相同 与 6 × 100GE 相同
1 × 400G FlexO 仅限 FEC

（含去歪斜）

 RS(544, 514) FEC（根据 G.709.1/Y.1331.1）
3 × 200G FlexO
6 × 100G FlexO
6 x 64GFC

仅限 FEC

（需额外可编程逻辑）

 CL91 RS(544,514)“KP4”FEC
12 x 64GFC 4

仅限 FEC

（需额外可编程逻辑）

 CL91 RS(544,514)“KP4”FEC
  1. 宽 AXI‑S 表示分段式 AXI4‑Stream 接口宽度翻倍，它对所有器件速度等级（包括 -1LP）都使用时钟降频
  2. 宽 FLEX I/F 将灵活接口宽度增大 25%，并且对于所有器件速度等级（包括 -1LP）都使用时钟降频
  3. 较快的器件支持超频速率，较慢的器件支持标准速率
  4. 仅在较快的器件中受支持

如需了解有关 DCMAC 的性能的更多信息，请参阅 Versal Premium 系列数据手册：DC 和 AC 开关特性(DS959) 中的“DCMAC 设计的最大性能”表