PTP 定时器的架构如下图所示。
图 1. 系统定时器和调整输入图
此定时器的核心是具有可编程定期增量的累加器。您可以指定初始定时器值和增量值(增量值默认为基于配置的数据速率的标称值)。这些值可根据需要采用各种可选纠正方法来加以调整(包括相位调整和频率调整),以提升系统定时器与 TOD 主定时器之间的准确性。
该系统定时器的主要元素包括:
- system_timer
- DCMAC Subsystem 定时器,生成的时间戳的来源。
- 定时器增量
- 每个时钟周期内
system_timer
递增的量。递增量可以按需设置或调整,以便将system_timer
与外部主时钟同步。
- 覆盖
-
system_timer
值的一次性覆盖,当ptp_st_overwrite
输入信号置位时,通过转换ptp_st_sync
来触发此覆盖。
- 时间戳
- 对系统生成的时间戳,
ctl_ptp_latency_adj
值需相应的时延以满足此时间戳的微调需求。