PTP 定时器在内部 SerDes 时钟上运行,该时钟可能过快,导致无法在可编程逻辑 (PL) 中使用。ptp_st_sync_out
信号用于指示何时 ptp_systemtimer_out
值有效。这些信号来源于内部对齐(见下图)。每当在 SerDes 时钟上对输出触发器进行一次时钟设置时,ptp_st_sync_out
的内部版本就会寄存一次。ptp_systemtimer_out
的内部源是使用 ptp_st_sync
输入的重定时(至 SerDes 时钟)版本来捕获的。接下来,定时器值会从 SerDes 时钟同步到 ts_clk
。
对于大部分应用,您只需将 ptp_st_sync_out
重定时到 PL 时钟,并将其用于捕获 ptp_systemtimer_out
。如需判定内部系统定时器与 PL 当日时间之间的高精度相位关系(如小于 1 ns),则可在 ptp_st_sync_out
输出的异步时钟(或 SerDes 时钟)上使用您自己的设计的检相器来测量相位偏移(用于合理化内部输出触发器的额外 SerDes 时钟周期)。可通过执行多边沿采样,并计算均值来进一步提升准确性。
图 1. 输出时序