总线操作示例 - 2.2 简体中文

Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南 (PG369)

Document ID
PG369
Release Date
2023-08-08
Version
2.2 简体中文

在下图中显示了典型的帧接收顺序。为了使图示保持紧凑,此处并未显示所有详细信息(例如,err 字段)。此图显示的是端口 0 到 5 上的帧数据的通道化流程。在此图中,信号名称使用大写,用于区分通道化图例和非通道化图例。

图 1. 通道化分段式 AXI4‑Stream 帧接收典型序列

此图的详情如下:

  • 周期 1 显示了通道 0 信息,在总线上半部分起始时不含任何数据,接收时则含 1 个完整的帧。
    • 分段 0 到 5 的 ena 信号均已断言无效。
    • sop 位于分段 6 上;eop 则位于分段 11 上。
    • 接收到的与分段 6 sop 关联的前导码显示在 rx_preambleout_2 上。rx_preambleout_0 用于分段 0 到 3 上的 sop 信号,rx_preambleout_2 用于分段 4 到 7 上的 sop 信号,rx_preambleout_4 则用于分段 8 到 11 上的 sop 信号。
  • 通道 1 在周期 2 内处于活动状态,在分段 3 上完成先前启动的帧 (eop)。
  • 通道 2 数据到达周期 3,包含 3 个完整的 64B 帧。
    • DCMAC Subsystem 最小接收帧大小为 64B。
    • 全部 3 个前导码总线均用于为分段 0、4 和 8 中的 sop 信号提供前导码信息。
    • eop 信号发生在分段 3、7 和 11 上。
      • 全部 3 个对应 mty 指示均为 0(此处未显示)。
  • 周期 4 为通道 3 提供数据,从分段 0 到 3 中随 64B 帧开始,接 2 个分段的间隔,然后在分段 6 中启动新的帧,并持续直至此周期外。
  • 周期 5 为通道 4 提供帧结束,eop 位于分段 9 内。
  • 周期 6 显示返回的通道 2(不含任何数据)。
    • 所有 ena 信号均为 0,表示从通道 2 的数据源接收到 12 个分段的以太网空闲。
  • 通道 0 在周期 7 第二次出现;1 个 11 分段的帧在此周期内起始和结束,然后在分段 11 上有 1 个新的帧开始。
  • 周期 8 显示 tvalid 断言无效,不提供通道信息。
    • 只要数据源集合无需 AXI4 带宽,就会在 RX AXI 总线上看到空闲周期,如果所有速率和时钟都匹配,那么由于将数据从接收核异步中继到 AXI 前端,因此在启动时仍可能发生此状况。
  • 在周期 9 中,通道 3 接收到更多数据,这样会另添加 5 个分段,并将周期 4 中开始的帧终止。
  • 周期 10 为通道 5 提供数据,结束先前在分段 3 中开始的帧,然后在分段 6 - 10 内开始和结束 1 个新的帧(5 个分段)。