收发器 (SerDes) 接口 - 2.3 简体中文

Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南 (PG369)
Document ID
PG369
Release Date
2023-11-08
Version
2.3 简体中文

DCMAC Subsystem 收发器接口与 GT 收发器之间的时钟和数据连接因所选 GT 技术和配置的工作模式而异。本节描述了 DCMAC Subsystem 与 GT 收发器之间的连接。

注释： 在这些表中，<N> = 端口号 0-5。
表 1. 收发器接口信号描述：TX 方向
端口名称 时钟域 I/O 描述
tx_serdes_data<4*N+0>[79:0] tx_alt_serdes_clk[<N>] O 数据到 GT
tx_serdes_data<4*N+1>[79:0] tx_alt_serdes_clk[<N>] O 数据到 GT
tx_serdes_data<4*N+2>[79:0] tx_alt_serdes_clk[<N>] O 数据到 GT
tx_serdes_data<4*N+3>[79:0] tx_alt_serdes_clk[<N>] O 数据到 GT
fec_tx_dout_start_<N> tx_alt_serdes_clk[<N>] O 表示代码字起始位置。
fec_tx_dout_start_<N>_bh tx_alt_serdes_clk[<N>] O 表示下半端口的代码字起始位置。仅在 50G 仅限 FEC 模式下使用。
tx_serdes_is_am_prefifo_<N> tx_serdes_clk[<N>] O 指示输出 FIFO 的快速时钟侧上的对齐标记开销。
tx_serdes_is_am_<N> tx_alt_serdes_clk[<N>] O 指示输出 SerDes 数据包含对齐标记开销。此信号对 MAC+PCS 模式、PCS 模式、128GFC 模式和 FlexO 模式均有效。对仅限 FEC 模式则无效。
注释： 在独立 MAC 和 PCS+FEC 模式下工作时，TX 灵活接口上复位之后的首个代码字起始指示可能并不会被中继到 TX 收发器 (SerDes) 接口。
表 2. 收发器接口信号描述：RX 方向
端口名称 时钟域 I/O 描述
rx_serdes_data<4*N+0>[79:0] rx_alt_serdes_clk[<N>] I 来自 GT 的数据
rx_serdes_data<4*N+1>[79:0] rx_alt_serdes_clk[<N>] I 来自 GT 的数据
rx_serdes_data<4*N+2>[79:0] rx_alt_serdes_clk[<N>] I 来自 GT 的数据
rx_serdes_data<4*N+3>[79:0] rx_alt_serdes_clk[<N>] I 来自 GT 的数据
fec_rx_din_start_<N> rx_alt_serdes_clk[<N>] I 表示代码字起始位置。
fec_rx_din_start_<N>_bh rx_alt_serdes_clk[<N>] I 表示下半端口的代码字起始位置。仅在 50G 仅限 FEC 模式下使用。
rx_serdes_fifo_flagin_<N> rx_alt_serdes_clk[<N>] I 此标志用于追踪通过 RX 由慢到快时钟 FIFO 的时序；当此标志断言有效并保持一个周期时，它可能导致在发生 FIFO 重定时后，对应 _fifo_flagout 断言有效。
rx_serdes_fifo_flagout_<N> rx_serdes_clk[<N>] O 当 fifo_flagin 指示经过 RX 从慢到快时钟 FIFO 后，此信号断言有效。
rx_serdes_albuf_restart_<N> rx_alt_serdes_clk[<N>] O 指示需为此端口复位对齐缓冲器。
rx_serdes_albuf_slip_<4*N+0> rx_alt_serdes_clk[<N>] O 指示词端口的传入数据需延迟 1 个周期。
rx_serdes_albuf_slip_<4*N+1> rx_alt_serdes_clk[<N>] O 指示词端口的传入数据需延迟 1 个周期。
rx_serdes_albuf_slip_<4*N+2> rx_alt_serdes_clk[<N>] O 指示词端口的传入数据需延迟 1 个周期。
rx_serdes_albuf_slip_<4*N+3> rx_alt_serdes_clk[<N>] O 指示词端口的传入数据需延迟 1 个周期。