收发器时钟设置模式 - 2.3 简体中文

Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南 (PG369)

Document ID
PG369
Release Date
2023-11-08
Version
2.3 简体中文

DCMAC Subsystem RX 方向上,GT 四通道接口由 rx_alt_serdes_clk[0] 通过 rx_alt_serdes_clk[5] 进行时钟设置,在 DCMAC Subsystem TX 方向上,则由 tx_alt_serdes_clk[0] 通过 tx_alt_serdes_clk[5] 进行时钟设置。rx_serdes_clk[N] 连接到 GT 四通道收发器生成时钟,该生成时钟频率为 rx_alt_serdes_clk[N] 频率的两倍。同样,tx_serdes_clk[N] 连接到 GT 四通道收发器生成时钟,该生成时钟频率为 tx_alt_serdes_clk[N] 频率的两倍。