时间戳端口 - 2.3 简体中文

Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南 (PG369)
Document ID
PG369
Release Date
2023-11-08
Version
2.3 简体中文
表 1. 时间戳状态接口：TX 方向
端口名称 时钟域 I/O 描述
tx_ptp_tstamp_port_id[2:0] tx_axi_clk 输出 TX PTP 标签/时间戳的端口号
tx_ptp_tstamp_tag_0[7:0] tx_axi_clk 输出 TX 时间戳标签值 0。该值应与 TX AXI 或灵活接口上的输入上提供的标签值相匹配。
tx_ptp_tstamp_tag_1[7:0] tx_axi_clk 输出 TX 时间戳标签值 1。该值应与 TX AXI 或灵活接口上的输入上提供的标签值相匹配。
tx_ptp_tstamp_tag_2[7:0] tx_axi_clk 输出 TX 时间戳标签值 2。该值应与 TX AXI 或灵活接口上的输入上提供的标签值相匹配
tx_ptp_tstamp_valid[2:0] tx_axi_clk 输出 TX PTP 时间戳有效。最大有效时间戳数量为 3 个（每个时间戳 1 位）。也用于限定标签。
tx_ptp_tstamp_0[31:0] tx_axi_clk 输出 TX PTP 时间戳值 0。
注释： 删除上位。
tx_ptp_tstamp_1[31:0] tx_axi_clk 输出 TX PTP 时间戳值 1。
注释： 删除上位。
tx_ptp_tstamp_2[31:0] tx_axi_clk 输出 TX PTP 时间戳值 2。
注释： 删除上位。
注释： 在下表中，<N> = 端口号 0-5。
表 2. 定时器控制接口：TX 方向
端口名称 时钟域 I/O 描述
c<N>_tx_ptp_st_adjust_vld ts_clk[<N>] 输入 转换此信号即可指定系统定时器调整有效。
c<N>_tx_ptp_st_adjust_type[1:0] ts_clk[<N>] 输入 指定期望的系统定时器调整类型。

2'h0：调整系统定时器；有符号，以 2–8 ns 为单位（忽略上 14 位）。警告，不执行任何上溢保护。

2'h1：设置自动增量值；ctl_ptp_st_adjust 值为无符号值，以 2–8 ns 为单位（忽略上 22 位）。这样还会清除小于 2–8 ns 的任何现有增量值（先前默认设置的增量值或者通过调整设置的增量值）。每个周期递增。标称值：非 KP4：1.551515 ns；KP4：1.50588235 ns。

2'h2：调整自动增量值；有符号，以 2–40 ns 为单位。
c<N>_tx_ptp_st_adjust[31:0] ts_clk[<N>] 输入 指定系统定时器调整值。
c<N>_tx_ptp_st_overwrite ts_clk[<N>] 输入 系统定时器覆盖。断言有效时，内部系统定时器值将被 tx_ptp_systemtimer 覆盖。
c<N>_tx_ptp_st_sync ts_clk[<N>] 输入 系统定时器同步。转换边缘（高位到低位或者低位到高位）表示何时 tx_ptp_systemtimer 值有效。
c<N>_tx_ptp_systemtimer[54:0] ts_clk[<N>] 输入 系统定时器输入，以 2–8 ns 为单位（无符号）。该字段映射到 IEEE 1588-2008 中的纠正字段格式的 bits[62:8]（底部 8 位设为 0）。
表 3. 定时器状态接口：TX 方向
端口名称 时钟域 I/O 描述
c<N>_tx_ptp_st_sync_out tx_serdes_clk[<N>] 输出 TX 路径 1588 System Timer 内部同步输出信号。转换则表明何时 tx_ptp_systemtimer_out 有效。
注释： 由于内部存在多个重定时阶段，当 tx_ptp_st_sync_out 完成后，tx_ptp_systemtimer_out 可转换为最多 4 个 ts_clk[<N>] 周期。
c<N>_tx_ptp_systemtimer_out[31:0] ts_clk[>N>] 输出 用于对 PTP 系统定时器 (TOD) 进行采样的端口。上位已省略以减少管脚计数。
c<N>_tx_ptp_st_sample_edge_out ts_clk[>N>] 输出 表示系统定时器采样边缘。
表 4. 定时器控制接口：RX 方向
端口名称 时钟域 I/O 描述
c<N>_rx_ptp_st_adjust_vld ts_clk[<N>] 输入 指定系统定时器调整有效。
c<N>_rx_ptp_st_adjust_type[1:0] ts_clk[<N>] 输入 指定期望的系统定时器调整类型。

0：调整系统定时器；有符号，以 2–8 ns 为单位（忽略上 14 位）。警告：不执行任何上溢保护。

1：设置自动增量值；ctl_ptp_st_adjust 值为无符号值，以 2–8 ns 为单位（忽略上 22 位）。这样还会清除小于 2–8 ns 的任何现有增量值（先前默认设置的增量值或者通过调整设置的增量值）。每个周期递增。标称值：非 KP4：1.551515 ns；KP4：1.50588235 ns。

2：调整自动增量值；有符号，以 2–40 ns 为单位。
c<N>_rx_ptp_st_adjust[31:0] ts_clk[<N>] 输入 指定系统定时器调整值。
c<N>_rx_ptp_st_overwrite ts_clk[<N>] 输入 系统定时器覆盖。断言有效时，内部系统定时器值将被 tx_ptp_systemtimer 覆盖。
c<N>_rx_ptp_st_sync ts_clk[<N>] 输入 系统定时器同步。转换边缘（高位到低位或者低位到高位）表示何时 rx_ptp_systemtimer 值有效。
c<N>_rx_ptp_systemtimer[54:0] ts_clk[<N>] 输入 系统定时器输入，以 2–8 ns 为单位（无符号）。该字段映射到 IEEE 1588-2008 中的纠正字段格式的 Bits[62:8]（底部 8 位设为 0）。
表 5. 定时器状态接口：RX 方向
端口名称 时钟域 I/O 描述
c<N>_rx_ptp_st_sync_out rx_serdes_clk[<N>] 输出 RX 路径 1588 System Timer 内部同步输出信号。转换则表明何时 rx_ptp_systemtimer_out 有效。
注释： 由于内部存在多个重定时阶段，当 rx_ptp_st_sync_out 完成后，rx_ptp_systemtimer_out 可转换为最多 4 个 ts_clk[<N>] 周期。
c<N>_rx_ptp_systemtimer_out[31:0] ts_clk[<N>] 输出 用于对 PTP 系统定时器 (TOD) 进行采样的端口。上位已省略以减少管脚计数。
c<N>_rx_ptp_st_sample_edge_out ts_clk[<N>] 输出 表示系统定时器采样边缘。