除 AXI4‑Lite 寄存器和计数器外,DCMAC Subsystem 还提供状态标志端口以便简化集成到用户监控和中断逻辑的过程。下表提供了输出状态标志列表。所有状态端口均为输出。
端口名称 | 时钟域 | I/O | 描述 |
---|---|---|---|
rx_fec_am_sf_0[2:0] | rx_alt_serdes_clk[0] | 输出 | 对于 200GE/400GE,这些是来自 AM 的 rx_am_sf 劣化位。 脉冲 rx_flex_amflag_0 后的 10 个时钟周期内就会更新此信号。 |
rx_fec_am_sf_2[2:0] | rx_alt_serdes_clk[2] | 输出 | 对于 200GE/400GE,这些是来自 AM 的 rx_am_sf 劣化位。 脉冲 rx_flex_amflag_2 后的 10 个时钟周期内就会更新此信号。 |
rx_fec_am_sf_4[2:0] | rx_alt_serdes_clk[4] | 输出 | 对于 200GE/400GE,这些是来自 AM 的 rx_am_sf 劣化位。 脉冲 rx_flex_amflag_4 后的 10 个时钟周期内就会更新此信号。 |
rx_lane_aligner_fill_valid | s_axi_aclk | 输出 | 确认 lane_aligner 信息中继。 |
rx_lane_aligner_fill_start | s_axi_aclk | 输出 | 指示 lane_aligner 信息突发起始位置。 |
rx_lane_aligner_fill[6:0] | s_axi_aclk | 输出 | 填充级别指示。 |