设计示例 - 2.3 简体中文

Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC) LogiCORE IP 产品指南 (PG369)

Document ID
PG369
Release Date
2023-11-08
Version
2.3 简体中文

本章旨在对 AMD Versal™ Adaptive SoC DCMAC Subsystem 设计示例及设计示例中实现的各种测试场景进行说明。设计示例通过运行包生成器来将固定数量的包发送至 AXI4‑Stream TX 接口,然后通过监控逻辑读取统计数据来确认是否成功接收到包。

对于 DCMAC Subsystem 设计示例,其中始终包含 GT 子核。此设计示例演示了含 GTYP 和 GTM NRZ 支持的固定速度 6x100GE CAUI-4、6x100GE 100GAUI-4、3x200GE 200GAUI-8 和 1x400GE 400GAUI-16 配置。此设计示例演示了含 GTM PAM4 支持的固定速度 6x100GE 100GAUI-2、3x200GE 200GAUI-4 和 1x400GE 400GAUI-8 PAM4 配置。