AI 引擎阵列接口包含各种模块，用于在 AI 引擎与 PL 内核之间使用 AXI4‑Stream 连接进行通信。通常，PL 接口通过串流接口来生成或耗用数据。根据 AI 引擎内核传递的是缓冲器数据或串流数据，可能涉及 DMA 和乒乓缓冲器。
请注意，PL 内核的运行频率低于 AI 引擎内核。数据必须跨 AI 引擎时钟与 PL 时钟之间的时钟域。AMD Vitis™ 环境会自动处理时钟域交汇电路 (CDC) 路径。建议尽可能将 PL 内核频率作为 AI 引擎频率的整数因子来运行。例如，作为 AI 引擎时钟频率的 ½ 或 ¼。