AI 引擎阵列由二维 AI 引擎拼块 (tile) 阵列构成，其中每个 AI 引擎拼块均包含一个 AI 引擎、存储器模块和拼块互连模块。AI 引擎属于高度优化的处理器，其特有的单指令流多数据流 (SIMD) 和超长指令字 (VLIW) 处理器包含 1 个标量单元、1 个矢量单元、2 个加载单元、1 个存储单元以及 1 个指令提取和解码单元。每条 VLIW 指令均可支持最多 2 次加载、1 次存储、1 次标量运算、1 次定点或浮点矢量运算和 2 条移动指令。根据阵列中拼块的位置，在其东西南北四向的相邻 AI 引擎之间还有共享的存储器模块可用。AI 引擎可访问其东西南北各存储器模块及其自己本身的存储器模块。
图 1.
AI 引擎拼块详细信息
每个 AI 引擎拼块都有一个 AXI4‑Stream 开关，它属于完全可编程的 32 位 AXI4‑Stream 交叉开关矩阵。它支持含有反压的电路切换和包切换串流。通过 MM2S DMA 和 S2MM DMA，AXI4‑Stream 开关可提供往来 AI 引擎数据存储器的串流访问。此开关还包含 2 个深度为 16 且位宽为 33 位（32 位数据 + 1 位 TLAST）的 FIFO，这两个 FIFO 可链接在一起构成深度为 32 的 FIFO，方法是通过电路切换将其中一个 FIFO 的输出链接到另一个 FIFO 的输入。
如需了解有关 AI 引擎架构的更多详细信息，请参阅 Versal 自适应 SoC AI 引擎架构手册(AM009)。