AI 引擎时钟对于 -1L 速度等级的器件可按最高 1 GHz 速率，对于 -2 和 -3 速度等级的器件可按更高速率运行。串流通道的默认宽度为 32 位。由于此频率高于 PL 时钟频率，因此始终需要对 PL 区域执行时钟域交汇，例如，跨 AI 引擎时钟域的一半或四分之一。
建议： 虽然并非必要，但是 AMD 建议 PL 内核的运行频率应满足如下条件：AI 引擎频率为 PL 内核频率的整数倍。
对于 C++ HLS PL 内核，根据所实现的算法的复杂性选择相应的目标频率。将 HLS C/C++ 编译到赛灵思对象 (XO) 文件中时，可在 Vitis 编译器内使用 --hls.clock 选项。