Versal 自适应 SoC 中的可配置逻辑块 (CLB) 与 UltraScale 器件中的 CLB 不同。Vivado 综合可处理架构差异，但是您必须了解下文中提到的差异。
进位链
Versal 自适应 SoC 包含 LOOKAHEAD8 原语用于代替 UltraScale 器件中所含的 CARRY8 原语。LOOKAHEAD8 原语不包括用于算术运算的 MUXCY 和 XORCY。相反，必须对这些运算符进行推断，因此 LUT 数量稍微多一些。
图 1. 进位链前的额外 LUT
MUXFx 原语
Versal 自适应 SoC 不包括 MUXFx 原语。因为 MUXFx 原语常用于分布式 RAM、大型比较器或 MUX 链中的地址解码，所以在 Versal 自适应 SoC 中使用这些类型的结构时会有额外数量的 LUT，如下图所示。
图 2. 用于地址解码的额外 LUT
