NoC 仿真支持随 SystemVerilog 或 SystemC 中的行为模型一起提供。与 SystemVerilog 模型相比，SystemC 模型的仿真速度要快得多，但周期近似且精度较低。
注释： 您可使用“IP Project Settings”（IP 工程设置）来选择自己首选的仿真模型。使用rtl设置即可选择 SystemVerilog，使用tlm设置即可选择 SystemC。这些设置适用于整个工程。
虽然可以同时使用 SystemC 和 SystemVerilog 模型来验证功能，但建议使用 SystemVerilog 模型进行性能分析。使用 SystemVerilog 模型的性能分析误差在硬件的 ±5% 范围内。
您可以使用 Vivado 工具中的仿真器或使用 Vitis 工具提供的硬件仿真流程来仿真 NoC。
重要： 如需了解有关 NoC 仿真设置和性能调优的更多信息，请访问此链接和此链接，以参阅
Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 产品指南(PG313) 中的相应内容。如需了解有关 AXI Traffic Generator 的更多信息，请参阅 GitHub 仓库中提供的 Versal 片上网络性能 AXI Traffic Generator 教程。