基于仿真的自适应子系统验证方法被称为 Vitis 硬件仿真流程。硬件仿真流程可详细查看协同仿真系统（AI 引擎、PS 和 PL）的所有要素。您可针对系统 PL 区域中的任意信号在源代码中设置断点、追踪变量并绘制波形，从而使硬件仿真成为非常实用的调试平台，用于跟踪定位任何潜在集成问题的根源。
在硬件仿真期间，可使用以下工具来对每个要素进行仿真，支持对子系统进行渐进式汇编和验证：
- 适用于 AI 引擎计算图的 AI 引擎仿真器 (aiesimulator)
- Vivado 仿真器或受支持的第三方仿真器，用于对 PL 的 RTL 行为模型进行仿真
- AMD Quick Emulator (QEMU)，用于在 PS 上执行软件代码
- Python、C/C++ 或 HDL 流量生成器同样可用于对源自外部 I/O 的数据进行建模或者用于将缺失的功能替换为短截线
满足硬件仿真性能是必要条件，但结果无法保证。硬件仿真是周期近似行为，因此该阶段的性能结果并非最终结果。
如需了解有关如何对自适应子系统进行汇编和仿真的更多信息，请参阅 Versal 自适应 SoC 设计进程文档：系统集成和确认的“系统仿真”部分。