以下技术文档是非常实用的补充资料,可配合本指南一起使用:
- Versal 架构和产品数据手册概述(DS950)
- Versal 自适应 SoC CIPS Verification IP 数据手册(DS996)
- 利用温度漂移扩展热处理解决方案(WP517)
- Versal 自适应 SoC GTY 和 GTYP 收发器架构手册(AM002)
- Versal 自适应 SoC 时钟资源架构手册(AM003)
- Versal 自适应 SoC DSP 引擎架构手册(AM004)
- Versal 自适应 SoC 可配置逻辑块架构手册(AM005)
- Versal 自适应 SoC 系统监控器架构手册(AM006)
- Versal 自适应 SoC 存储器资源架构手册(AM007)
- Versal 自适应 SoC AI 引擎架构手册(AM009)
- Versal 自适应 SoC SelectIO 资源架构手册(AM010)
- Versal 自适应 SoC 技术参考手册(AM011)
- Versal 自适应 SoC 寄存器参考资料(AM012)
- Versal 自适应 SoC 封装和管脚分配架构手册(AM013)
- Versal 自适应 SoC CPM CCIX 架构手册(AM016)
- Versal 自适应 SoC GTM 收发器架构手册(AM017)
- Versal 自适应 SoC AIE‑ML 架构手册(AM020)
- SmartConnect LogiCORE IP 产品指南(PG247)
- Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 产品指南(PG313)
- Versal 器件 Integrated 100G Multirate Ethernet MAC (MRMAC) LogiCORE IP 产品指南(PG314)
- Advanced I/O Wizard LogiCORE IP 产品指南(PG320)
- 适用于 Versal 自适应 SoC 的 Clocking Wizard LogiCORE IP 产品指南(PG321)
- Versal Adaptive SoC Transceivers Wizard LogiCORE IP 产品指南(PG331)
- Versal Adaptive SoC Integrated Block for PCI Express LogiCORE IP 产品指南(PG343)
- Versal Adaptive SoC DMA and Bridge Subsystem for PCI Express 产品指南(PG344)
- Versal Adaptive SoC PCIe PHY LogiCORE IP 产品指南(PG345)
- Versal Adaptive SoC CPM Mode for PCI Express 产品指南(PG346)
- Versal Adaptive SoC CPM DMA and Bridge Mode for PCI Express 产品指南(PG347)
- Control, Interface and Processing System LogiCORE IP 产品指南(PG352)
- Versal Adaptive SoC Soft DDR4 SDRAM Memory Controller LogiCORE IP 产品指南(PG353)
- Versal Adaptive SoC Soft RLDRAM 3 Memory Controller LogiCORE IP 产品指南(PG354)
- Versal Adaptive SoC Soft QDR-IV SRAM Memory Controller LogiCORE IP 产品指南(PG355)
- AI Engine LogiCORE IP 产品指南(PG358)
- Versal Adaptive SoC 600G Channelized Multirate Ethernet Subsystem (DCMAC) 产品指南(PG369)
- Versal Adaptive SoC 600G Interlaken LogiCORE IP 产品指南(PG371)
- Versal Adaptive SoC 400G High Speed Channelized Cryptography Engine Subsystem LogiCORE IP 产品指南(PG372)
- Versal 自适应 SoC PCB 设计用户指南(UG863)
- Vivado Design Suite 用户指南:系统级设计输入(UG895)
- Vivado Design Suite 用户指南:逻辑仿真(UG900)
- Vivado Design Suite 用户指南:综合(UG901)
- Vivado Design Suite 用户指南:功耗分析与最优化(UG907)
- Vivado Design Suite 用户指南:编程和调试(UG908)
- Vivado Design Suite 用户指南:Dynamic Function eXchange(UG909)
- Vivado Design Suite 用户指南:采用 IP integrator 设计 IP 子系统(UG994)
- Vivado Design Suite:AXI 参考指南(UG1037)
- AI 引擎工具和流程用户指南 (UG1076)
- AI 引擎内核与计算图编程指南(UG1079)
- Bootgen 用户指南(UG1283)
- Versal 自适应 SoC 系统软件开发者指南(UG1304)
- Versal 架构 Prime 系列库指南(UG1344)
- Versal 架构 AI Core 系列库指南(UG1353)
- Versal 自适应 SoC 硬件、IP 和平台开发方法指南(UG1387)
- Versal 自适应 SoC 系统集成和确认方法指南(UG1388)
- Vitis 统一软件平台文档:应用加速开发(UG1393)
- Vitis HLS 用户指南 (UG1399)
- Vitis 统一软件平台文档:嵌入式软件开发(UG1400)
- Vitis 统一软件平台文档(UG1416)
- XRT 版本说明(UG1451)
- Vitis Model Composer 用户指南(UG1483)
- Versal 架构 Premium 系列库指南(UG1485)
- Versal 自适应 SoC 系统和解决方案规划方法指南(UG1504)
- Versal 自适应 SoC 开发板系统设计方法指南(UG1506)
- Versal 自适应 SoC 安全手册(UG1508)
- SmartLynq+ 模块用户指南(UG1514)
- 电源设计管理器用户指南(UG1556)
- Versal 自适应 SoC 板级原理图审查检查表(XTP546)
- Versal 自适应 SoC 外部存储器预规划工具(XTP667)
- Versal 自适应 SoC 设计方法论检查表(XTP751)