标准外设 - 2023.2 简体中文

Versal 自适应 SoC 设计指南 (UG1273)

Document ID
UG1273
Release Date
2023-10-25
Version
2023.2 简体中文

Versal 自适应 SoC 标准 I/O 外设位于低功耗域 (LPD) 和 PMC 中。NoC 必须配置为支持访问 DDR 存储器控制器,以便具有直接存储器访问 (DMA) 的外设能够访问 DDR 存储器接口。

下表显示了 Zynq UltraScale+ MPSoC 中的标准外设与 Versal 自适应 SoC 中的标准外设之间的区别。

表 1. 标准外设对比
外设 Zynq UltraScale+ MPSoC Versal 自适应 SoC
CAN,CAN-FD 2 个具有标准 CAN 的控制器 2 个控制器,含控制器区域网络 - 灵活数据速率 (CAN-FD)
GEM 4 个控制器 2 个控制器,含时间敏感网络 (TSN) 功能
GPIO 1 个控制器 2 个控制器
I2C 2 个控制器 2 个控制器,位于 LPD 内(通用)

1 个控制器,位于 PMC 内(通用)

NAND 1 个控制器 不适用
PCIe(Gen1,Gen2) 1 个控制器 不适用

PCIe(Gen3,Gen4)

1 个控制器 随器件而异
SPI 2 个控制器 2 个控制器
SATA 1 个控制器 不适用
UART 2 个具有标准 UART 的控制器 2 个具有服务器基础系统架构 (SBSA) 的控制器
USB(主机、器件、双功能器件) 2 个 USB 2.0/3.0 控制器 1 个 USB 2.0 控制器