通过使用 Vitis 设计流程，同样的子系统不仅可以使用硬件仿真流程来进行仿真，也可以在硬件上实现和部署。以硬件开发板为目标时，Vitis 连接器会通过 Vivado 综合以及布局布线来发送该系统的 PL 区域。
通过在硬件中进行测试即可尽早得到有关时序收敛和资源使用情况的反馈。最重要的是，子系统运行速度不亚于在硬件上运行的速度，故而能够得到更真实的性能结果，如下所示：
- PS 上运行的控制代码的执行剖析精度更高
- I/O 模式更真实，导致停滞和反压的实践更真实
- 能够发现各种极端情况，此类情况在较慢的硬件仿真运行中无法达成
通过将编译时和运行时选项相结合使用，Vitis 环境设计流程即可允许您选择要剖析或追踪的具体信息。在硬件开发板上运行系统时，系统将自动收集此信息，您可使用 Vitis 分析器工具来查看和分析此数据。
建议：
AMD 强烈建议使用标准 AMD 平台来调试并解决所有性能问题（例如，死锁、停滞或气泡），然后再将子系统与定制平台集成。
如需了解有关如何在硬件上汇编和验证子系统的更多信息，请参阅 Versal 自适应 SoC 设计进程文档：系统集成和确认的“实现”部分和“系统初始化和确认”部分。