如果先前设计使用的是软核存储器控制器 IP，那么可使用 Versal 自适应 SoC 软核存储器控制器 IP，或者也可使用集成 DDR 存储器控制器。AMD 建议使用集成 DDR 存储器控制器代替 Versal 自适应 SoC 软核存储器控制器 IP。在 Versal 自适应 SoC 中，您只能通过 NoC 来使用集成 DDR 存储器控制器。NoC 和 DDR 存储器控制器具有极高的带宽，但通常时延比独立软核存储器控制器更高。部分 I/O bank 仅支持集成 DDR 存储器控制器。如需了解有关 DDR 存储器控制器的更多信息，请参阅 Versal 架构和产品数据手册概述(DS950)。
如果您使用的是软核存储器控制器 IP，则必须为 Versal 自适应 SoC 重新生成 IP。在 Versal 自适应 SoC 中，每个 I/O bank 均由 9 个半字节组成，每个半字节含 6 个管脚。根据器件和封装，部分 I/O bank 或任一 I/O bank 中的部分半字节专用于集成 DDR 存储器控制器。软核存储器控制器无法使用这些专用管脚。专用于集成 DDR 存储器控制器的管脚在封装文件中名为“DDR memory controller ONLY”的列下指定为“YES”。软核存储器控制器只能使用指定为“NO”的管脚。如需了解有关软核存储器控制器 IP 的更多信息，请参阅以下指南：
- Versal Adaptive SoC Programmable Network on Chip and Integrated Memory Controller LogiCORE IP 产品指南(PG313)
- Versal Adaptive SoC Soft DDR4 SDRAM Memory Controller LogiCORE IP 产品指南(PG353)
- Versal Adaptive SoC Soft RLDRAM 3 Memory Controller LogiCORE IP 产品指南(PG354)
- Versal Adaptive SoC Soft QDR-IV SRAM Memory Controller LogiCORE IP 产品指南(PG355)