面向嵌入式系统的传统设计流程 - 2023.2 简体中文

Versal 自适应 SoC 设计指南 (UG1273)

Document ID
UG1273
Release Date
2023-10-25
Version
2023.2 简体中文

您也可以使用传统设计流程来创建同时包含 PL 组件和嵌入式软件组件的设计。在此情况下,流程与用于 AMD Zynq™ UltraScale+™ MPSoC 的嵌入式软件设计流程相似。硬件团队负责创建、验证和实现硬件设计,以供软件团队用于开发嵌入式软件应用。

注释: 适用于面向仅限硬件系统的传统设计流程的所有建议都同样适用于面向嵌入式系统的传统设计流程。

以下是此流程中的主要步骤:

  1. 使用 Vivado IP integrator 创建并验证硬件设计。
  2. 使用 Vivado 实现工具来实现硬件设计。
  3. 将硬件设计导出至 Vitis 嵌入式软件开发流程。
  4. 在固定硬件设计上使用 Vitis 嵌入式软件开发流程开发软件应用。
注释: 仅在工程模式下支持 Vivado IP integrator。
重要: 此设计流程不支持对 AI 引擎核进行编程,因此仅适用于不含 AI 引擎Versal Prime 器件、Versal Premium 器件和 Versal HBM 器件。